如发现有乱码， 请直接从这里浏览原文
正文摘录:

图2ADC带宽和SFDR的改进情况图3ADCII.!#声谱密度逐年降低的情况{t盖墨￡≤。％缸———蔼i———蔼百—，—置r——丽Yu图4现有DAC∞一SFDR远远超过了典舶{厂————————一型的·75dBFs的发∞j，／，射要求％：l／琶ral_一丽，.窬.。。蕊，。..萄，蕊.I伽呻1窝r.-气箭—_'蟊矿—’丽r一大地简化系统设计和进一步降低成本的关键。然而，在高模拟频率上运行数据转换器存在一定的不利后果。由于时钟抖动和有限的偏斜率的原因，噪声和失真性能可能更糟糕。过去十年当中，高速转换器开发过程中的创新一直就集中在以更高的模拟频率改进转换器的工作。例如，尽管过去十年当中sFDR的改进不大，但是，输入带宽却得到了很大提高。图2所示为AD(：带宽和sFDR的改进情况，该图清楚地表明IF采样转换器的性能持续得到改进。大多数高速ADc用电容来采集输入信号，采样开关的导通阻抗与采样电容一起，自然而然地构成了一个滤波器。因此，ADc的带宽受到电容大小的限制，如方程l所示。电容越小，电路就越易于驱动，从而提高带宽并改进sFDR性能。图3所示为ADc噪声谱密度逐年降低的情况。BWAnc，。去L其中，Bw是转换器的带宽。除了改进sFI)R性能和获得更大的输入带宽之外，该电路容许更多的噪声通过采样电容。输入噪声的增加会导致ADcSNR进一步降低，因此，这就引出了有趣的折衷问胚，如方程2所示。.k7’.noiseADc“—=(2)L尽管如此，对业已增加的输入带宽，SNR仍然保持相对平坦。通过把噪声分布在奈奎斯特带宽上，可以把SNR转换为NSD，从而生成一个系统设计工程师所使用的关键参数。高速转换器的NSD随着时间的推移而得到了改进，并且每年稳定提高大约ldB／Hz。这就转化为改进了接收灵敏度，并进一步提高了SDR设计的可用动态范围。例如，对于GSM应用来说，典型的高速转换器的NSD必须在-157dBm／Hz数量级或86dBF’s(满刻度分贝)；无杂散性能要求大约为一110dBIF。S。从图2和图3可见，所要求的性能仍未达到，然而，这个发展趋势是显而易见的，而所需要的性能在下一代产品中应该能达到。在许多高性能应用中，采用进一步提高集成度的ADC：是重要的发展趋势。例如，.AD6655IF分集接收器提供高性能的接收器功能，包括ADc、数字调谐器和有助干构成自动增益控制(AGc)环路的功率检测。因为SDR系统需要宽的动态范围，所以，AGc是至关重要的。例如，在一次采样上，输入信号可能接近噪声基底，那么，在几次采样之内，输入就会被快速地驱动到逼近转换器的满刻度数值。ACT(：环路通常被用来维持在输入上的最大可能信号，与此同时，要对信号电平的突然增加做出响应，以防止对接收器输入的削波。DA(i的嵘序性锤’蕾灸最婴从DAc的观点看，主要性能要求是杂散信号、NSD、ACPR和ACLR。为了满足发射要求，通常要求DAC的sF“DR大约为一75dBFS，如图