如发现有乱码， 请直接从这里浏览原文
正文摘录:

吴玮等：I。C总线驱动在墅△重丞筮虫塑因叠塞堡IsC总线驱动在嵌入式系统中的两种实现吴玮，胡必春，张敏明(华中科技大学光电子科学与工程学院湖北武汉430074)摘要：12C总线是一种用于Ic器件之间连接的二线制总线，在嵌入式系统中有广泛的应用。嵌入式处理器本身携带12C控制器时，可以直接通过配置特殊寄存器来实现1。C的功能；而当缺少I。c控制器时，则需要通过软件模拟的A-法来实现。简要地叙述了IzC总线协议及其时序，并给出了I。C总线驱动在ARM$3C45]0处理器下的两种实现方法，最后以模拟的实现方式给出一个应用实例。关键词：1。C；嵌入式；ARM；软件模拟中图分类号：TP368.1文献标识码：B文章编号：1004—373X(2007)08—056—03TwoApproachesfor12CBusDriverinEmbeddedSystemWUWei。HuBichun，ZHANGMinming(InstituteofOptoelectronicsScienceandEngineering，HuazhongUniversityofScienceandTechnology，Wuhan·430074，China)Abstract：12Cbusisakindof2一wirebusforinter—connectingtheICinstruments，andwidelyusedinembeddedsystems.IftheembeddedprocessorhastheI。Ccontroller，theI。Ctransportationcanbeachievedbyconfiguringthespecificregistersofthecontroller.Otherwise，theI。C’Sfunctionsmustbesimulatedbysoftware.Inthispaper，theI。Cbusprotocolanditstime—orderareanalyzedatfirst.Then，twoapproachesforimplementingtheI。CbusoperationinstructionsundertheARM$3C4510processoraregiven.Anexamplebasedonsimulationisillustratedatlast.Keywords：I。C；embeddedsystem；ARM；softwaresimulation1引言I。C总线“’(Inter—ICBus)是一种通用的串行总线，是用于IC器件之间连接的二线制总线。他通过串行数据线(SerialDataLines，SDI。)及串行时钟线(SerialClockLine，SCL)两线在连接到总线上的器件之间传送信息，并根据地址识别每个器件。一个或多个微控制器以及外围器件可以通过I。C总线接VI非常方便的连接在一起构成系统。这种总线结构的连线和连接引脚少，器件问总线简单。结构紧凑，因此其构成系统的成本较低；并且在总线上增加器件不会影响系统的正常工作，所有的I。C器件共用一套总线，因此其系统修改和可扩展性好。即使有不同时钟速度的器件连接到总线上，时间同步机制也能够很方便地确定总线时钟，因此在嵌入式系统中得到了广泛的应用‘“。212C总线原理2.1I。C工作原理I。C总线是由数据线SDA和时钟线SCI。构成的串行总线，可发送和接收数据。每个连接到总线的器件都可以收稿日期：2006—08—2256通过惟一的地址与主机通讯，主机可以作为主机发送器或主机接收器。他是一个真正的多主机总线，如果两个或更多主机同时初始化，数据传输可以通过冲突检测和仲裁防止数据被破坏。串行的8位双向数据传输位速率在标准模式下可达100kb／s，快速模式下可达400kb／S，高速模式下可达3.4Mb／s。连接到相同总线的IC数量只受到总线的最大电容400pF限制。I。C总线在传送数据过程中共有3种特殊的电平变换情况，他们分别是：起始(start)、停止(stop)和响应(ack)。当SCI。为高电平时，SDA由高电平向低电平跳变，这个表示起始条件；当SCI。是高电平时，SDA线由低电平向高电平跳变表示停止条件。起始和停止条件一般由主机产生，总线在起始条件后被认为处于忙的状态，在停止条件的某段时间后总线被认为再次处于空闲状态。响应信号是指从机在接收到8b数据后，向主机发出特定的低电平脉冲，表示已收到数据。在响应的时钟脉冲期间，从机必须将SDA线拉低使他在这个时钟脉冲的高电平期间保持稳定的低电平，主机收到应答信号后，根据实际情况做出是否继续传递信号的判断。若未收到应答信号，则判断为从机出现故障。2.2操作时序I。C总线运用主／从双向通讯。主机和从机都可以工