如发现有乱码，请点击下面链接浏览原文
正文摘录:

2007年第6期总第245同步信号的计数，确定行地址和列地址。在具体设计的过程中，遇到的最大问题是有关信号量的比较问题，通过两个中间信号(1at，pat)在每个时钟脉冲触发时的自加完成地址生成的功能。图2是主板的部分仿真波形：图2主板部分仿真波形3.2子板的设计3.2.1存储器控制部分该部分功能包括两块SRAM之间的切换控制，所需要处理的图像的地址判断，以及对读存储器时的地址控制。图3是其中读地址信号生成部分的仿真波形：1._。口-tlkJ日“每p阿l冒aj霹W图3读地址信号生成器仿真波形3.2.2放大显示部分放大显示部分的算法相对比较复杂，为了保证这一部分的实用性，这里的设计原则首先是在完成算法的同时保证在同步时序的控制下与其他模块的接口对应，保证复杂运算所占用的时间不会产生大的延迟。最基本的放大算法是象素重复放大算法，但其放大效果不好，会有马赛克出现。如果使用线性插值放大算法，首先需要对存储器的读地址线进行一定的操作，需要对已经生成的两个连续地址信号进行合理分配，读出相对应的存储器数据，再进行运算。如要实现单线性插值算法，要求存储器的读地址线有2条，这样，就可以同时读出两个图像数据信号，而不需要缓存来进行运算，使运算的效率更快。实现单线性插值算法，设计思路是使用状态机控制读地址线的地址信号，同时也控制着图像点进行所需要的插值运算，由于上一个模块中已经完成行地址信号和列地址信号的持续产生，根据对列地址信号的不同而读出的数据进行插值运算，而行与行之间则重复这种运算，便实现了单线性插值算法。部分核心代码如下：SwitchToNextState：process(cp)beginifcP’eventandcp=’1’thenPresentState＜一NextState：ifcnt＞：”11”thencnt＜一”00”；elsecnt＜：一cnt+1；endif：ifcntl＞一”11”thencntl＜一”00”；elsecntl＜一cntl+1；endif；endif：endprocessSwitchToNextstate；changestatemode：process(cnt，cntl，PresentState)一一行内线性插值分为3种状况begineasePresentStateiSwhensO一＞if(cnt=”01”)then—NextState~一sl：addr_rl＜一pa＆la；dataout＜一datainl；elsif(cnt一’’10”、thendataout=2／3A+1／3BNextState~一s2：addr_rl＜一pa&la；hh＜一datainl；addr_r2＜一par＆1a；kk＜一datain2：pa2＜一hh+hh；U1：divideportmap(A=一一第一行作插值第一个插值点，输出与输入相同一第二个插值点＞pa2，B一＞3，S一＞pal)；一一除法器的器件接口U2：divideportmap(A一＞kk，B一＞3，S一＞parl)；dataout＜一pal+parl：elsif(cnt一”11”)then一一第3个插值点dataout=1鸭K+2／3BNextState＜一s3：addr_rl＜一pa&la；hh＜一datainl：addr_r2＜一par~-la；kk＜一datain2：par2＜一kk十kk；U1：divideportmap(A一＞par2，B一＞3，S一＞parl)；U2：divideportmap(A一＞hh，B一＞3，S一＞pal)；dataout＜一pal+parl：endif：end4结论电视墙控制系统是整个电视墙系统中的核心部分。设计的这个电视墙控制系统具有硬件构成简单、设计灵活等优势，增大了其实用价值，若对电视墙控制系统的输出信号做不同的处理，可以实现包括分屏幕切换，画中画等附加功能。配合D／A转换器和视频格式转换器，可以完成对多种视频输出设备和视频输出形式的扩展。参考文献[1]甘历.VHDL应用与开发实践[M].北京：科学出版社，2005.[2]唐薇娟，曹序芳.电视原理与接收技术[M].西安：西安电子科技大学出版社，1994.[3]陆眠，邱钢，季晓勇.运用VHDI.语言设计电视墙数字图像处理电路I-J].微计算机应用，2001，23(1)：10—13.[4]朱耀东，张焕春，经亚枝.基于FPGA的一种高速图形帧存设计I-J-1电子技术应用，2003(2)：72—74.[5]林明.基于FPGA的数字图像显示系统I-J].单片机与嵌入式系统，2002(9)：43—45.E6]杨民，杨志军，张正贵.多功能电视墙数字控制电路的设计要点[J].广播与电视技术，1996，23(5)：24—28.(下转第59页)55