如发现有乱码，请点击下面链接浏览原文
正文摘录:

唐钦等：基于FPGA的MP3遥墼墨遮让储器的命令信号，负责写、删除和读数据，还有增加、减少和复位地址计数器等操作。根据所选择的操作，FLASt_I逻辑控制模块产生合适的FI。ASI-{控制信号。4.4音频数字模拟转换器接口音频数字模拟转换器接口也可称作12C控制模块，由两个独立的功能模块组成，每一个模块对应到个别的串行端口。控制端接口实际上是由软件执行的2位I／()端口，可以实现I)AC中控制缓存器和状态缓存器所用的12c协议。4.5电源管理模块电源管理模块对于MP3播放器的可靠性和低功耗性是至关重要的。PUP信号线指示STMP3410DC／DC转换电压是否己稳定，如稳定则激活信号线.开启ST一.MP3410；否则电压不足，应关闭MP3播放器。4.6USB接口模块IJSB接口实现下载MP3音乐文件到F1。ASI-{存储器中。在下载操作开始后，下载信号被传送给主控制逻辑模块和用户接口控制模块，以在操作期间忽略其他任何操作。接口电路采用Philips公司的PDILJSBE)12芯片。主要因为该芯片信息、开发资源丰富，可与任何外部微控制器／微处理器实现高速并行接口，主端点的双缓冲配置增加了数据吞吐量并轻松实现实时数据传输，完全自治的直接内存存取DMA操作，具有较高的性价比。4.7整体组合前面已经完成了MP3播放器各个模块部分的设计，下面把这些部分组装起来，形成完整的总体设计。命名为MP3，其外部端口如图5所示。I—湎一一一一一图5MP3播放系统的外部接口各个输入输出端口的功能如下：(1)CLK为外部时钟信号。CI.R为复位信号。(2)PLAY为高电平时，表示用户按下PI.AY键，播放器启动。(3)【)nldmode为高电平时，表示用户插入LJSB接口信号，下载操作开始。(4)STOP为高电平时.表示用户按下STOP键，停止播放。(5)FwD／REW’为高电平时，表示选中下一曲／上一曲的FLASlL{地址存储器，读取MP3数据。(6)VOI。+／v0L一为高电平，表示用户接口模块内的音量计数器增1／减1，输出音量发生变化。(7)I)ISPI。AY表示系统的音频输出。以上完成了MP3播放器的V}IDI。设计。下面使用Qua!·tusⅡ4.0对本设计进行编译和仿真。首先创建工程，使用文本编辑器输入本设计的所有模块的源程序，把MP3.VHD设为顶层文件，并把本设计中的所有设计文件添加进工程。在选用Altera公司Cyclone系列的EPlCl2Q240C8器件后，先对每个模块进行编译纠错，然后进行全程编译，通过之后就可以进行仿真。5发展方向5.1体积小重量轻与传统的音乐播放器相比，MP3播放器最突出的优势就是体积小、重量轻。现在市场上已出现仅有火柴盒和手表大小的MP3播放器。体积更小，重量更轻，是MP3播放器开发的一个方向。5.2多功能设计在不增加系统成本或增加很少系统成本的情况下，可以增加一些其他功能以增加卖点。主要可以考虑的附加功能如：视频播放、FM收音、长时间录音、部分PDA功能等。5.3集成扬声器在现有的便携式MP3基础上集成扬声器，以取代传统盒式磁带录音机。参考文献[1]CycloneF.PGAFamily【)ataSheet[EB／()L].http：／／wWW.altera.com／.[2]http：／／www.chinaecnet.com／.[3]刘韬，楼兴华.FPGA数字电子系统设计与开发实例导航[M].北京：人民邮电出版社，2005.[4]王文林.MP3播放机维修技术[M].北京：新时代出版社，2004.[5]博创科技.MP3播放器与u盘设计[M].北京：清华大学出版社，2004.[6]童建华.音响设备原理与维修[M].北京：电子工业出版社，2005.[7]梅宏亮，陈泽文，孙晓光.数字系统自动化实验板的设计与实现[J].计算机工程与设计，2004，25(5)：821—824.[8]江巍.杨军，罗岚，等.MP3定点解码算法的设计与实现[J].计算机工程，2004，30(15)：83—85.[9]郑亚民，徐敏.基于Quartus的带计时器功能的秒表系统设计[J].电子工程师，2005，31(1)：59—61.作者简介唐钦女，1982年出生，湖南祁阳人，北京交通大学机械与电子控制工程学院硕士研究生。研究方向为FPGA设计。