如发现有乱码，请点击下面链接浏览原文
正文摘录:

2007年第6期息第245了达到实时解码和播放的效果，要求MP3解码器处理MP3数据的时间必须少于MP3的播放时间，否则就不能实现实时连续播放。3.2MP3的编码器和解码器MP3编码器如图1所示，MP3解码器如图2所示。编码秆频信号图1MP3编码器MP3解码原理：首先将MP3数据帧解包，解出帧头信息和边带信息；然后采用霍夫曼解码解出比特分配信息；接着在逆变换中利用频谱系数，在综合滤波器中将32个子带合并成一个宽带信号。18个频谱值执行32次IM—DCT(逆改进型离散余弦变换)，将生成的576个频谱值变换成长度为32的18个连续的频谱。通过18次运算，多相位综合滤波器将这些频谱转换到时域，完成波形重构，生成立体声PCM音频数据。图2MP3解码器3.3MP3的播放原理图3中模拟输入指利用内置式或外置式话筒进行录音，模拟信号经过PCM编码及MP3压缩编码后存储在FLASH存储器中以备播放时调用。数字输入采用【5SB接口输入。播放时，只需按播放键就可以将存储在FLASH存储器中的MP3文件通过MP3解压缩(【)St’)、D／A转换变成模拟音频信号输出。图3MP3播放其原理框图4用FPGA实现MP3系统MP3播放器结构框图如图4所示。实现此MP3播放器的关键是FPGA粘合逻辑的设计。在此，通过VHDL编程实现。首先，音乐歌曲通过L[SB接口下载至FLAS[_I中，而后FLAS[{中数据以PI()一DMA方式传输到解码芯片Sigmatel的sT：MP3410中，接着解码后的数据位流传人D／A转换芯片DA(；3550A中，最后输出音频信号。以下详细解释MP3播放器FPGA粘合逻辑的设计。图4总体设计框图4.1主控制逻辑模块主控制逻辑模块在接收用户接口控制模块和IJSB接口模块送来的信号后产生各种控制信号，协调和控制MP3的各种操作。主控制逻辑模块可细分为主逻辑控制和播放逻辑控制两部分。其中主逻辑控制模块控制各项功能的优先次序，为其他逻辑模块提供控制信号，并实现操作【)AC3550A内部的参数寄存器，以改变其各项参数设置，如采样频率、音量、功耗模式等。播放逻辑控制模块实现MP3播放器的音乐播放操作。在接到主逻辑模块送来的PI.AY操作指令后，插入Read信号送给FI。AS[_I控制模块，音乐数据从FLASH存储中以PI()一DMA模式传送给STMP3410，进行解码。4.2用户接口控制模块用户接口控制模块用于控制用户操作及驱动I。CD显示器显示当前的MP3播放器的状态。他包含用户接口和LCD显示两个部分。用户接口负责处理PI。AY、REW、。FWD或STOP等各种操作。当用户按下其中的任何一个按钮时，产生一个相应的上升沿。I。CD显示部分负责驱动LcD显示器，显示系统状态信息，如音乐数、音量、播放、停止等。4.3FLASH控制模块设计的最大成本因素是储存MP3音频文件所需的大容量FLASH内存。FLASt{控制模块不仅控制音乐FLAS[I和地址FI。ASt_I存储器，而且当执行用户操作时.还控制这些FLAS[{存储器的地址。FLASH控制模块还可进一步细分为下载控制模块、用户命令控制模块和FLAS[{逻辑控制模块。其中下载控制模块实现与【JSB接口模块之间的握手协议。用户命令控制模块负责察觉和执行用户指令，并正确地控制FI。ASt{存储器地址计数器。REW和FwI)指令分别通过增加和减少音乐轨道数来实现。具体操作是从地址FLASH存储器中读人相应的音乐FLASt_I存储器地址到其地址计数器中。FLAS[{逻辑控制模块管理FI。ASH存5]