如发现有乱码，请点击下面链接浏览原文
正文摘录:

王激等：基于DsP+FP鱼垒塑宣鎏塑主宣呈坠理垩鱼鱼鱼遭退让度要求高的数字信号处理运算；而DSP芯片更适合完成串行顺序处理。表2为FPGA的电源选择说明：裹2FPGA的电源选择说明3.2电源电路设计主要考虑因素3.2.1转换效率、成本和空间具体到设计参数，即“输入电压”，“输出电压”，“输出电流”，“控制／状态”。对于“输出电压”，设计者还应关注到输出电压是否可调，和输出电压的路数，即他的驱动能力。根据Atera公司的官方网站公布的技术文档，FPGA的电源管理如表3所示。表3FPGA的电源管理CycloneFPGAPowerRequirementsVecint(core)Iccint(core)Vccio(I／o)Iecio(I／0)DigitalvoltageaboveVcca—pll(two)Icc—pllI.5V+5％300mAt05AEClC3：300mAmaxEPIC4：400mAmaxEPlC6：500mAmaxEPlCl2：900mAmaxEPIC20：l，200mAmax3.3V，2.5V，1.8and／or1.5VUPto4I／Obanks(50mAto1.5Aeach)Analogvoltagesbelow1.5V+5％200mA(max)perPLLAtera公司的FPGA芯片输入电压工作条件如表4所示。表4FPGA芯片输入电压工作条件最大上电电流依次对应为：EPlC3150mAEPIC4150mAEPlC6175mAEPlCl2300mAEPlC20500mAFPGAEPlC6系列上有4类电源引脚：CPU核电源引脚(vccint)；I／O电源引脚(Vccio)；PLL电路电源引脚(VCCAPLLl，VCCAPLL2)；配置芯片电源引脚；其中VCCAPLLl和VCCAPLL2是PLL的模拟电路电源引脚，即使没有用到PI。L，也必须将其连接到1.5V上，同时PLL要求对其增加外围电路以保证电源的稳定度和精度。外围电路如图2所示：L100VC....C......I..N..—T—FB图2FPGA的VCCA—PLL模拟电路电源外围电路设计TI的DSPC2000系列上有5类典型的电源引脚：CPU核电源引脚；I／O电源引脚；PLL电路电源引脚；FLASH编程电源引脚；模拟电路电源引脚。需要将DSP上的所有电源引脚连到各自的供电电源上。3.2.2上电次序TIDSP的上电次序一般是CPU内核先于I／O上电，后于I／O掉电。但是本设计所选的TMS320F2812属于TMS320F281X，这个系列是例外，I／O先上电，CPU核后上电。CPU内核与I／O供电应尽可能同时，二者时间相差不能太长(一般不能超过1S，否则可能会影响器件的寿命或者损坏器件)。为了保护DSP器件，应在CPU内核电源与I／O电源之间加一肖特基二极管。如图3所示：在表4中值得≯妻。鬯置，yc{曼查望圭苞.巴望望图3保护电路100ms，而且VCC必须单调上升。所有的引脚，包括专用一”。输入脚，时钟，I／O口，JTAG脚都可以在vccint和vcci。FPGA的上电次序无严格要求。因为cyckn.e系列譬三电前驱动。基于cycl。ne器件先进的制造工艺，他需要器件是工作在混合电压的供电环境，他们已经被专门设计一定量的上电电流来成功地给芯片上电。Cycl。ne系列的(下转第。9页)