如发现有乱码，请点击下面链接浏览原文
正文摘录:

《现代电子技2~,}2007年第6期总第245期》新型元器件q基于FPGA的HDLC设计实现李晓娟，黄翌(中国电子科技集团第38研究所安徽合肥230031)摘要：根据某雷达的实际要求在FPGA中设计了HDLC协议处理器，并详述了该协议器的设计构想及具体功能模块的实现。该设计采用分块处理的方法使设计简单灵活，适合于系统移植和借用。试验结果证明设计可行有效，可以满足系统要求。同时对主要功能模块进行了仿真和测试，提供了关键结点仿真波形图及部分原代码。关键词：雷达；HDLC；FPGA；系统移植中图分类号：TN95文献标识码：B文章编号：1004—373X(2007)06—035—03HDLCDesignRealizationBasedonFPGALIXiaojuan，HUANGYi(The38thResearchInstitute，ElectronicTechnologyGroupCorporationofChina，Hefei，230031，China)Abstract：Inthispaper，aHDI。CprotocolcontrollerisdesignedforactualrequestofsomeradarinFieldProgrammable(；ateArray(FPGA)，thedesignconceiveandthedesignofsomefunctionalmodulearedescribeddetailedly.Inthisdesign，themoduleprocessingmakedesignsimpleandflexible，suitablefornaturalizationanddesignofthesystem.Theresultsshowthedesignisactractiveforuseinsystem.Atonetime，theemulateandtestisimplementedforthatfunctionalmodule，andwhichemulateddiagramandoriginalcodeareprovided.Keywords：radar；HDLC；FPGA；systemtransplanting1引言高级数据链路控制规程(HighI。eve[DataLinkCon—trol，HDLC)是面向比特的同步通信协议，具有差错检测能力强大、高效和同步传输的特点，应用于各种高速数据传输系统中。实现HDLC通常可采用软件编程或ASIC器件。软件编程方法功能灵活，通过修改程序就可以适用于不同的HDLC应用。但程序运行占用处理器资源多，执行速度慢，对信号的时延和同步性不易预测。软件编程方法一般只能用于个别路数的低速信号处理。ASIC器件实现方法简单、功能针对性强。但由于HDI.C标准的文本较多，ASIC器件出于专用性的目的难以通用于不同版本，缺乏应用灵活性。而且，专用于HDI。C的ASIC芯片其片内数据存储器(FIFO)容量有限，当需要扩大数据缓存的容量时，只能对ASIC芯片外接存储器或其他电路，使ASIC的简单易用性大大降低。某雷达要求采用HDLC协议对外传输大量数据，由于系统同时要求在高集成的控制板上完成整机时序、整机控制、信息融合及多类数据传输等功能。根据实际情况，设计了基于FPGA的HDLC协议控制器。现场可编程门阵列(FieldProgrammableGateArray，FPGA)是采用硬件技术处理信号，又可以通过软件反复编程使用，能够兼顾速度和灵活性，并能并行处理多路信号，实时性能够预测收稿日期：2006—08一i8和仿真。因此采用FPGA设计HDLC是一种可行的方法。下面将详细介绍基于FPGA中的HDLC协议控制器的设计思想及具体实现。2HDLC协议分析2.1HDLC帧结构HDLC是面向比特数据的传输协议，他对一次传输的信息的位数没有限制，因此适合于大量数据的传输。HDLC协议以帧格式传输信息，帧的基本格式如图1所示。标志地址控制信息帧枝验标志8b8／16b8／16b8b×7“／16／32b8b┗┻┻┻┻┻┛图1HDLC帧的基本格式标志符HDLC规程规定，一个完整的帧信息是以一个标志字开始，并以该标志字结束。两个标志字之间为数据段(包括地址段、控制段和信息段)。在本协议中，标志字为01111110(0x7e)。地址段表示接收端的地址号，可以是8b或16b。每个接收端都有惟一的地址，可以判断当前数据帧是否是发给自己。控制段是最为复杂的字段，根据他的定义可将HDI。C帧分为信息帧、监督帧和无编号帧。信息段所要传输的数据。帧校验序列用于对传输数据的检错与纠错。2.2“0”位插入和删除一HDI.C协议规定以01111110为标志字，但传输的数35