如发现有乱码，请点击下面链接浏览原文
正文摘录:

2007年第6期总第245型元单周期数据读写、支持8／16／32位操作。该处理器使用0.25弘m标准CM()S的设计工艺，最高主频为75MHz，采用LQFPl76封装形式。SEP3203提供了完整的通用外设接口可以满足本系统对(2PtJ的需求。SEP3203芯片中集成的部分功能模块：(1)外部存储器接口控制器(EMI)支持多种外存类型：SRAM，NoRFI。ASH，SDRAM；(2)功耗管理模块(PM(：)，支持4种功耗模式：IDLE，SLOW。NORMAI。。SI。EEP；(3)中断控制器(INTC)，支持32个中断源，其中18个外部中断；(4)4通道通用定时器(TIMER)；(5)2通道脉宽调制器(PWM)；(6)1通道实时时钟模块(RTC)，支持日历功能和WatchI)og功能；(7)2个通用异步通讯模块(UART)，均支持红外通讯；(8)1通道串行外设接口(SPI)，用于触摸屏数据采样；(9)DMA控制器(DMAC)；(10)2通道片上PLL，1个用于系统时钟，1个用于【JSB控制器。与SEP3203相连的JTAG接口用于系统的在线调试，SEP3203上的通用异步通讯接口(UART)实现PC机与本平台的RS232串行通讯。系统存储器由32MBSDRAM和2MBN()RFLASt{组成，2MBNORFI。ASH中存放系统启动程序，系统上电经NoRFLASt{启动后，在32MBSDRAM中运行主程序。电源系统将从板外变压器输入的5V直流电分为1.8V，2.5V，3.3V三路，分别提供给FPGA，SEP3203和其他的外围电路。核心：PCB板采用双层板结构。系统总线要跨越两个PcB板，在不添加缓冲元件(buffer)的前提下，考虑到芯片对总线的驱动能力有限，所以在布局和布线时要做到总线尽量短。采取粗电源线，地线铺铜，在芯片的电源引脚附近加去耦电容等措施增强电路板的抗干扰能力。FPGA芯片选用的是EP20K1000E。EP20K1000E是ALTERA公司APEX20KE系列的产品，他具有1000000个标准门，最大系统门数为1771520个，38400个逻辑单元，存储器数目为327680b，另外还内嵌4个锁相环。核心板到FPGA板的数据总线为32位，地址总线为23位，控制总线4位。控制线分别是：片选、读、写和复位。核心板到FPGA板的连线还包括80个用于系统扩展的连线。本文只选用了一种FPGA的配置模式：PS模式。配置芯片是增强型器件EP(：16，其容量为：16Mb。EP(：16通过BMV下载口可以从PC上下载FPGA的配置程序，系统再次上电后，FPGA芯片以PS模式方式由烧录到EPCI6内的程序配置。由于FPGA芯片的封装是BGA，所以PCB板必须要采用8层板结构。第1层为信号层；第2层为地；第3层为信号层；第4层为3.3V电源层；第5层为1.8V电源层；第6层为信号层；第7层为地；第8层为信号层。同样在芯片的电源引脚附近加去耦电容的措施增强电路板的抗干扰能力。平台实物图如图2所示。平台为上下两层塔式结构，上层板为FPGA板，下层板为核心板。中间通过5组20×2的单排针连接。图2平台实物图2SRAM到AHB转换电路设计ARM公司为其片上系统的内部总线定义了一个通信规范——AMBA。该规范使高性能嵌入式微处理器的设计变得简单易行。只要设备的接口满足AMlBAAHB的规范，就可以把他直接连接到AMBAAHB总线上，加入到以AMBAAHB为SoC总线的微处理器芯片中。本文通过在FPGA内部集成SRAM接口到AMBAAHB总线转换电路，使得SEF’3203可以以SRAM接口访问符合AHB时序的设备。SRAM有如下几条信号线：CSD(片选低电平有效)、oen(读信号低电平有效)、wrn(写信号低电平有效)、[31：O]D(32位数据线)、[22：O]a(23位地址线)、clk(时钟线)和rstn(复位低电平有效)AMBAAHB有如下几条信号线：hclk(时钟线)、hresetn(复位线低电平有效)、hrdata(读数据线)、hready(从设备准备好)、haddl‘(地址线)、hwrite(主设备写信号)、hsize(传输字节数)、hrans(传输类型)、hbtJrst(burst类型)、hwdata(写数据线)、hselx(主设备对从设备的选择线)。SRAM读写数据时用同一条32位数据总线，而AMBAAHB有两条数据总线：读数据总线和写数据总线。所以数据接口转化时要用三态门。SRAM地址总线位宽23位，AMBAAHB规范规定的系统总线为25位所以地址总线要进行位扩展。用Verilog编写的部分代码实例如下：nout[31：O]d；21