如发现有乱码，请点击下面链接浏览原文
正文摘录:

马娅娜等：16QAM基带成形滤波罨塑里PG垒塞堡一位进行寻址来完成。通过式(4)，式(2)就可以用加法和二进制乘法来计算了，这样就避免了频繁地使用乘示器，从而节约了系统的资源，并且大大缩短了运算时间。3时域成形的原理式(4)中的查找表方法中以缩短运算的时间，但是二进制乘法还是会消耗掉大量的系统时钟。因为要设计的是基带信号成形滤波器，所以可以通过直接在时域上成形的方法来完成。如果输入为二进制双极性数据，采用升余弦滚降滤波器进行脉冲成形，其系统函数为：m卜亡蔷备·警㈣若取截短长度为输入信号元宽度的4倍，则当输入信号为“0000“~t，系统的输出波形如图1所示。图1输入oooo系统的输出波形由图1可知，只需要求出16～24之间时间段的波形叠加值，依次输出，就可以得到输入信号的成形波形。若在此段内抽样8点，则每个样点有16个可能值，共有16×8—128个数据。将这128个数据存入查找表中，用连续4个输入信号进行寻址，就可以不必计算二进制乘法，从而提高系统的运算速度。其硬件原理图如图2所示。图2成形滤波器硬件原理图图2中，SSR是一个4位移位寄存器，数据串行输入，并行输出，初始状态预置为“0000'’，每一时钟信号读入一位数据，同时串行移位；计数器为3位，每次时钟从000计数至111；R()M的宽度为7位，存储128个数据，对应各个样点的数值，每次时钟到来时，输出8个10b宽的数据。4用FPGA实现由图2可知，系统主要由移位寄存器、计数器和查找表组成，其中查找表(R()M)对系统运算速度的影响最大。假定系统输入数据的码速度为2·400b／s，滤波器的滚降系数a=O.25，则用FPGA可实现成形滤波器。124.1输入单元输入单元由移位寄存器组成。移位寄存器是由4个带异步复位端的D触发器级联而成，数据串行输入，并行输出，共用同一个时钟和异步复位信号，其作用是将输入数据读入查找表中。查找表寻址方式的电路图如图3所示。L—ROM图3查找表寻址方式电路图在图3中，计数器的作用是在第4位数据到来时，激励查找表将其存储的8个数据依次输出。I—ROM是寻址宽度为7位的查找表。4.2查找表在图1中的16～24的时间段内抽样8点，且滤波器为升余弦滚降滤波器，则有下式成立：肌扯肌州日，一揣荨所以这8个样点值可由下式表示：(6)^”(”)一^”(￡)I。一导rr(n—O，1，2，…，7)(7)用.Matlab列出式(7)所有可能的样点值，其中所有可能值为16QAM中1支路的值，16QAM的星座图为星型，如表1所示。将表1中每一行的值转化为二进制补码形式，写入寻址宽度为7位的查找表中。此查找表带有使能端，当使能端为高电平时，输出端选中数据，否则输出端为高阻态。输入“0000'’时，经过查找表，由QUARTLJSII5.O仿真出来的波形如图4所示。阻J坐—旦L—tra坐p—业l_型g~.o—u兰唑』坐—坐L焉In几几几nn几几几几nn几n几n几nnnnnn几几几几n几几nnnnnn几几几几陋匦匝夏画亘匦]口画巫匠涨3墅匦E][卫巫匦]敝耍匦匦]圃c。口匦匦：)cc(鲤!坚!业图4仿真波形4.3设计结果用EPlC20F、32417器件实现成形滤波器，将得到的输出数据转化为10进制数，并画出相应的波形。当输入信号为“00000010”时，成形信号的时域波形如图5所示。由图5可以看出，在各个取样点码之间串扰很小，达到了基带信号成形的目的。21864202屺，瞄¨¨蛇0∞