如发现有乱码，请点击下面链接浏览原文
正文摘录:

韩强等：一种基壬旦墨里笪麴堡追重塑竖塑垡拉塑壁型一一复位SYSRffr—L＜一PORESET—LANDRS—I一；一一RAM存储器空间地址：0000h一一‘7FF‘FhRAMCSL＜一PSI，0RA15；WRI。＜一WEL；RDI，＜一WRI。；一一双口存储器空间地址：8000h一一9FFFhDPRAMCS—I。＜一DS—L0RNOT(A15AND(NOTA14)AND(NOTA13))；一一IDE接口控制信号’[DEENI，＜一IsI。；一一IDE接口缓冲驱动器使能EI)IOWL＜一WELORISL；‘EDI()RL＜一WRI。0RISL；。EDA0＜=A0；EDAl＜一A1：EDA2＜一A2；ECS0L＜一A3；ECSlL＜一NOTA3；HDRSlT＜一SYSR~1、I.ANDSoFTRESL；一一IDE复位对应系统复位和软件复位一一软件复位信号需满足F240复位时间不小于25弘s要求1NTl＜：INTREQ；一一1DE中断对应F240的中断INTl表lIDE接口I／0空间分配和功能2.2时钟接口电路在数据采集记录模块上设置独立的计时电路是很有必要的。由于可以从计时器获得实时时钟信息，就能够把实时数据与相应采集时间信息一同进行存储，提高了日后对数据分析的准确性和可追溯性。时钟电路采用PHIL—IPS公司的PcF8563，该电路采用I。C总线完成数据传输，通过2根串行信号线SDA，ScL实现全双工同步数据传送，其电路功能图见图2。由于I。C器件的从地址是由l。C总线委员会实行统一编制，器件出厂时就已给定，故可确定时钟芯片PCF8563从地址分别是：读操作地址为OA3H；写操作地址为0A2H。使用F240的数字I／O管脚来模拟I。C时序，即可方便地完成与PcF8563的通讯。F240固有的数字I／0管脚56可以通过软件设置来控制其输人／输出特性以及输出的信号值，即可实现I。C总线串行时序，所以用F240的PA端口中的I／0管脚10PAl和IoPAO分别定义为SDA和SCI。。寄存器PADATDIR用于控制数字I()管脚，其地址0x7098，他的定义说明如表2。表2I／O管脚相应寄存器说明D8～D1l：为O，配置相应管脚为输入管脚；为1，配置相应管脚为输出管脚。DO～D3：相应管脚上的电平高低值。在F240与时钟电路PCF8563的通讯过程中，由10一PAl和10PAO管脚分别实现I。C总线的起始信号(S)、停止信号(P)、应答位信号(A)以及数据位传送信号。F240先启动时钟电路的相应寄存器(发送操作，对应PA端口为输出引脚)，随后依次读取时钟电路的时间字节信息(接收操作，对应PA端口为输入引脚)。时钟芯片PCF8563的寄存器的对应地址如表3所示。表3时钟芯片寄存器空间分配衷以下是F240通过I。C总线读取时间信息函数的代码，内部调用的i2cInByte和i2c()utByte函数是对F240的内部I／0寄存器操作。IMPORTtime—trtcGetTime(OUTstruct.tm*lpTime)IINTnCentMon：structtmtmTime：／*世纪、月份信息*／／*时间数据结构对象*／if(NULL=一lpTime)lpTime一&tmTime；／*首先发送写地址*／i2cStart()；if(!i2cOut：Byte(RTCWRITEADDR))returnIN—VAI。IDTIME：if(!i2c()utByte(RTCREGTIMEFIRffr))return