如发现有乱码， 请直接从这里浏览原文
正文摘录:

2007年第5期总第244入端口。IDE接口的中断请求INTIRQ接F240的外部中断X1NTl，将不用的中断接地，保证其不产生中断请求；DMA请求DMARQ接到PB端口的最低位PB0，这样可直接由硬件检测DRQ状态；PC端口的最高位PC7为复位IDE端口信号，当该位设置为0(低电平)时，产生复位IDE设备信号HI)RST，该位设置为1时结束复位，实现由软件控制电子盘的复位。F240的PA端口中的I()PAl和I()PA0引脚用来作为I。c总线的SDA和SCL，信号，实现与时钟电路PCF8563的全双工同步通讯，采集实时时钟信息。图2记录模块的电路示意图另外，F240的复位采用普通的RC电路，并外加手工复位开关SW。利用F240内部串行通讯接口模块(SCI)，实现RS232总线和主机之间通信。双口存储器是实现记录模块与外部系统输入数据的接口，映射在F240的数据存储器空间，由于双口电路已广泛应用于电路设计的许多领域，其电路设计在这里不作详细介绍。2.1IDE接口电子盘存储功能模块用IDE接口的电子盘实现，主处理器通过对IDE接口寄存器的读写来完成与具有IDE接口的电子盘的通讯。通常说的IDE接口，也叫ATA(AdvancedTechnologyAttachment)接口。IDE接口有40根线，其中有7根地线、16根双向数据总线(DI)0～DDl5)，硬盘的单向控制线10根(DA0，DAl，【)A2，DI()w，DI()R，DMACK，CSEI.，CS0，CSl，RESET)，硬盘输出的单向线6根(DMARQ，I()RDY，1NTRQ，【)ASF’，I()CSl6，PDIAG)，此外还有1根空线(第20脚)。IDE／ATA接口是16位总线，映像在主机.F240的I／()空间，由DSP对IDE接口的2组寄存器操作来完成存取功能。这些寄存器仅由2根片选(CS0、(2S1)和3根地址线(A2、A1、A0)实现寻址。IDE接口电路示意图见图3。与IDE接口的通讯通过F240的PI()模式进行。IDE接口存储器的读写时序和F240的外设操作时序波形相似，可以方便地实现F240对IDE接口的读写操作。在CPI.D中设置总线操作状态机，通用F240外部READY信号，将F240的I／()周期延长到70ns以上(IDE读写周期为70ns)，即可保证数据的有效读写。由于F240的外部I／()只有IDE接口，不必采用全译码，直接由I／()片选1S和地址A3区分产生CSl和CSO即可。IDE接口内偏移地址直接由A2～A0组合生成。IDE接口寄存器空间分配表见表1。F240的写信号wE可以直接作为接口写信号，读写信号w／R可以直接作为接口读信号。F240局部总线和IDE接口电子盘通过印制线及40芯插座相连接。为提高信号的抗干扰能力，以及提高信号传输驱动能力，这些接口信号都经过总线驱动器驱动。图3IDE接口电路图数据通路用16路驱动的IDT74FCTl62415实现，开门信号直接由I／()片选信号Is控制，方向端由写信号wR控制。而单向提供给IDE设备的其他信号，都经过74FCT244驱动。所有IDE接口控制信号由(；PI。D(X(295144)实现。以下是部分VHDL语言形式控制逻辑代码。55