如发现有乱码， 请直接从这里浏览原文
正文摘录:

子技术》2007年墓至期望箍至垒!；l脚接地.则SI，A一“1(J()1lO()”。接地.所以写操作时SI.Aw实际系统中把A0引脚“10011∞O”，读操作时s1.AR：。“1【)【]11∞1”。Al=)9883寄存器初始化之后.j吝片懈码信息又反映任状态寄存器14H，通过读操作可以明确芯片是否正常]-作。图3硬件设计框幽Ar’)9883是整个显示接H的核心.在设汁中信号源选择的足汁算机显卡输出的V(；A信号，他包括RGB三色模拟信号、行I司步信号HsYNc及场同步信号VSYNC，HsYNC及vsYN(、是标准TTI。电平的数亨信号，彳亍频和场频由显示器没定的分辨率及刷新率决定。单片机上电复位后开始埘Ar)9883例始化，初始化成功之后，Af)9883按照寄存器设定的模式]二作，实现埘输入模拟视频信号’的AjD转换.输出8他的三基色灰度数据、数据时钟DATAcK、同步信号Hs()UT和Vs()UT。AI)9883输出的数字图像信号数据垦很大，以l()24×768为例，每帧图像的三基色数据总共超过2MB，要实现与平板显示器什的接口，必须采用数据缓存单元。数据缓存单元可以使用sDRAM或者SR八M，SDRAM数据存储量大，价格低廉，但操作时序较复杂。设计中可以采用sRAM作为缓存，缓存的机制采用乒乓存储机制，缓存设置为双SRAM模式，两苕分别1=作m渡、～状态，读写地址以及读写控制信号由FPGA模块产生。FPGA模块是系统的控制十幺心，产生所有的控制信号和读写地址信号。FPGA模块根据A【)9883产乍的数据时钟及同步信号，产生数据缓存的读写地址和渎写控制信号，并对时钟及同步信号进行延时处理和逻辑运算，得到与缓存输出数据同步的时钟信号和控制信号。平板显示器件后级接口电路可以根据输出的数据及控制信号进行接口。4电路设计参考八I=)9883是高速高精度模拟器件。布板布线对芯片j二作的性能有很大的影响，设计巾有如下一些事项需要注意。4.1模拟信号输入A11)9883有3个高阻抗的模拟输入管脚，模拟输入的线路安尽量短，并存适“j地方终结以避免反射，这可以通过把芯片堪鞋的靠近输入连接器来实现。当引入高分辨率的新型元器PC模拟信号时，同时也取得了大量的高频噪青.设计中要注意模拟输入电压与基准电压都应远离数。}信号通路，这样可避免由于数字信号的高速变化而耦合到模拟通路。信号应当通过75Q终端匹配电『5Ii_J『靠接地·通过47nF电容送剑输入管脚.这些电容构成部分直流恢复电路，设计中75Q的终端电阻尽町能地靠近AI=)9883。芯片手册推荐在线路上串接一个磁殊来f肖除电磁f扰，提高信号质量，参考电路如图4所，Jj。图4AI)9883输入接口电路4.2芯片供电与退耦AI：)9883芯片要求供电电压3.3V，分3路供电，分别是模拟部分供电VD、数字输出供电VDI)、锁相环供电PvD。PI。I。为电路提供基准采样时钟，对供电质量要求最高，其次是模拟部分，数字电路对电源供电要求较低，但功耗最大。在AD公司提供的芯片手册中，重点指f¨PI.I。电跚要保持很高的供电质量，并要求为模拟部分(VD和PVI))专门供电。笔者推荐使用如图5所示的供电电路结构，2片TPS7：333Q分别为模拟和数字电路供电。TPs7333Q为低压差线性稳压电路，为芯片提供3.3V供电电压，有较高的电源噪声抑制能力。模拟和数字分开供电，对供电要求较高的PVD和VD再串一级磁珠进一步平滑电源波纹.这样既可以大大降低电路体积又可以提高供电质量。图5推荐供电电路结构对于高频电路而青，电源退耦电容并非容量越大越好。容量越大，等效串联电感也就越大。推荐使用10～100nF小容量退耦电容，经过孔到电路板背面焊接，利用过孔的小分布电容可以进一步提高高频退耦效果.在空间允许的情况下尽量多地并排放置一些退耦电容，同时电源滤波电感应尽量远离芯片放置。4.3输出阻抗匹配如果象素数据到显示控制电路的引线较长.就要考虑输出信号的阻抗匹配问题.引线越长，分柿电容就越大，fjl入线路中的数字噪声就越多。不进行【』乙配，会造成信号的反射、过冲和下冲，很容易使得最爪数据接收端的控制电路出现逻辑混乱。推荐在实际应HJ中，AT=)9883数据和时钟信号输出引线越短越好，在尽量靠近输出端的地方串入(下转第32页)夕7