如发现有乱码， 请直接从这里浏览原文
正文摘录:

岜塑墨：星王I)Q墨堑笠垒I)里璺jl的高压脉冲发生器设计制乎。(5)采用32b频率控制守。(6)内部使用5b相位捌制字。(7)t作电压2.7～5.25V。(8)11『以工作在掉电方式。(9)采川极小的28脚贴片式封装。AI)9851内部有5个输入寄存器，储存来自外部数据总线的32位频率控制字，5位相位控制字，一位6倍参考时钟倍乘器使能控制，一一位电源休眠功能(pc)WC-rdown)控制和一位逻辑O。寄仔器接收数据的方式有并行和串行两种方式。并行方式是通过8佗数据总线I)()～D7来完成全部40位控制数据的输入。复位信号RESET有效会使输入数据地址指针指向第一个输入寄存器，wCI，K上升沿写入第一组8位数据，并把指针指向下一个输入寄俘器，连续5个w—CI一上升沿后，即完成全部40位控制数据的输入，此后wCI.K信号的边沿无效。当FQUD上升沿剑米之际40位数据会从输入寄存器被写入频率和相位控制寄存器，更新DDS的输出频率和相位.同时把地址指针复位到第一个输入寄存器，等待着下一组新数据的写入。串行方式是wCI。K上升滑把引脚D7上的数据按位串行移入到输入寄存器，40位输入结束后，任何wCI一上升沿到来都会造成数据顺序移出并导致原来数据尢效，此时FQ—UD端的上升脉冲就可以使4()他数据更新芯片的输Ⅲ频率和相佗。。。2系统设计系统硬件框图如图2所示，他主要由3部分组成：脉冲控制形成部件、信号放大高压部分和信号隔离部分。脉冲控制形成部件由单片机C8()51F00j、I)Ds、显示器和按键组成。信号放大高压部分由电阻分压器、高压运放及高频升压变压器组成。图2系统硬件结构图2.1脉；中形成原理图2rfI，C80j1F[)(j5的引脚P1.O～P1.7作为A[)9851的并／串行数据输入端口，连接A【)9851的D0～D7脚。P2.1.P2.O作为Ij()口输出数据对A【)9851的wCI。K，FQUD进行控制。存本没计中采刚-『并行置数的方式，18对DI)S的置数用单片机c805]F005完成。外部时钟源选用20MHz有源品振，能保证DDS输出信号的频率稳定度和精度。给整个系统上电后.单片机首先对r)DS，I，CD等进行仞始化，预置完毕后向单片机发出应答，接着单片机读取内部数据存储器中作为系统缓存器的数据，把DDS的频率数据先转换成BCD码送到I，CD显示，延时一段时间后启动DDS芯片，AI=)9851输出卡}】应频率的频谱纯净的正弦信号。输出经外部无源低通滤波后，由引脚vINP进入Ar)985l内部高速比较器，最后由引脚V()UTP输出得到稳定性好的方波。然后进入键盘扫描程序，判断是否有按键按下，如有按键按下单片机则执行停止动作、送显示、或改变输I叶j信号频率控制字的值等操作。该系统输出信号稳定度、精度都相当高。由于A【)9851是贴片式的体积非常小，引脚排列比较密。在其外围采用_r电源、输入、输出、数据线的保护电路。为j’不受外界干扰。添加了不少的滤波电路，显得整个电路完美。2.2信号隔离和高压放大部分高压脉冲发生器采取了很好的屏蔽安全措施，如把脉冲成形部件和控制部件分别没计‘在一个装置内。低压的控制部件和操作按钮集中住控制电路盒内，高压运放、高压变压器、电压调节器等部件集中住高压部件盒内。另外在低压电路内部加入了一些抗干扰措施，女I】没计...个一阶RC滤波器来防止模拟和数字电路之间的干扰。利用高速光耦将DDS模拟部分供电电源与数字部分电源和地完全隔离开来。在脉冲形成电路末端设计一带通滤波器。带通滤波器有切比雷夫、椭圆滤波器、巴特沃斯滤波器等滤波器可供选择。其r}】.巴特沃斯滤波器的通带内的波动较小，但带外抑制也比较小，且矩形系数较差，因此不太适合作为A【)985l输出滤波器使用。切比雪夫滤波器的带外抑制很好，佩是其矩形系数不高，在通带附近的衰减不够大，同时通带内的纹波比较大，所以也不太适合作为DDs输出滤波器使用。椭圆滤波器是这3种中用相同阶数能够得到最好矩形系数，j阶椭圆滤波器在通带附近的频点可以得到40dB的带外抑制，很适合将杂散信号滤除。因此滤波器设计中采崩¨r椭圆滤波器.以确保输出频率信号应有的频谱纯度。经由脉冲形成部件产生的脉冲信号经带通滤波和三极管射极跟随送至高速光梢.然后经}1jPA系列高压运放放大至250V.再经山高频“』I_{{坐膻器得刽高压脉冲信号。放大译元采『}』PA85系列高压运放。这种芯片_JT以住225V』F负电源内工作.输出电流可达200mA。该芯片在使用Ii与普通运放攮本没有差别，fflf其截止频率高、