如发现有乱码， 请直接从这里浏览原文
正文摘录:

吴琼等：可缠猩显塑矍鲑』匮功堑堇莶2.2短路损失短路损失也是动态功耗的一部分，在目前工艺水平下，这部分功耗占芯片总功耗的10％～15％，而且，这部分很大程度上要依靠电路类型。图2通过一个反向器在信号跳变时的变化，显示出短路损失的全过程。—_÷_——＼i!iNf0f1f2晋{麓辞图2反向器短路损失的全过程在岛时刻，反向器的输入稳定在1，在时刻￡，，输入改变了他的值，所以出现了未定义值x，这个值导致此时2个晶体管都关上了，所以，短路电流从供应电压流到了地。持续到时刻f：，输入又稳定了，短路电流消失。短路电流I。。产生的功耗大小决定于晶体管都关上的时间。所以，如果输入改变缓慢，功耗就会增加。因此，设计时应该小心地平衡输入和输出的建立时问。2.3漏电损失CMOs电路上的静态功耗分布中最主要的形式就是漏电损失。功耗静态分布可以分为2部分：由寄生二极管(pa，a。iticdiode)导致的漏电电流和与晶体管的输入电压和阈值电压成函数关系的静态电流。漏电功耗来自于反偏二极管(reversebiaseddiode)漏电电流，和来自有偏晶体管的子阈值漏电电流(subthresholdcurrent)。当采用O.18／*m工艺以前的技术实现的芯片中，漏电功耗只占总功耗的一小部分，一般小于5％。随着工艺的提高，元器件减到亚微米大小，供应电压不断降低，这又要求降低阈值电压。漏电电流随着阈值电压的减少成指数级增加，事实上供应电压减少10％～15％就会导致漏电电流2倍的增加。因此随着元器件的变小，漏电将成为功耗的主要来源。通过分析，可以有这个结论：为避免严重漏电，阈值电压不能太低。其实最直接地减少漏电功耗的方法是在系统处于空闲状态时，关掉空闲部分的电路，并配合编译技术实现低漏电芯片的设计。3低功耗的方法完整的低功耗设计思想要求在所有层次上实现设计最优化。具体降低功耗的方法大致可以分为以下设计层面：逻辑电路层面、体系结构层面、操作系统层面等，下面主要阐述逻辑层面的低功耗设计方案。3.1逻辑层面逻辑层面是低功耗设计的底层，如果可以全定制地实现设计的电路，就可以很大程度地降低功耗。麻省理工学院的低功耗研究组——SCALE，在研究中得到了这样的结论：定制的32位加法器比用工具自动综合的少用40％20的电量，少占175％的面积Ⅲ。常用的逻辑层面的低功耗技术如下。3.1.1门控技术对于任何给定的时钟，微处理器中的一些电路都会有空闲的时候，而只有一部分电路根据正被执行的指令要求处于活动状态。在一个设计中，当有部件空闲时，可以通过关闭处理器该部分的时钟来节省潜在的能量。这即节省了时钟功耗，同时又节省了由无用的信号导致的寄存器值改变而带来的功耗。这个技术可以在设计的任何层次上使用，从一个简单的逻辑块到整个芯片，且门控技术比较容易实现，图3就是一个简单的时钟门控的实现图”。，通过使能信号决定是否会有局部时钟，从而控制着局部时钟信号传递到的所有部件。图3时钟门控制实现需要注意的是，因为是对时钟的操作，一旦出现尖峰信号(glich)就会错误触发下面控制的触发器，因此一定要想办法消除这种情况。使能信号的来源可以利用局部热现场和动态反馈数据相联合的方法，监测出不用的部件，然后关闭。3.1.2器件选择在低功耗设计方法学中，器件的选择也是很有讲究的。比如在实现一个功能部件时就要考虑是选择复杂门还是用简单门搭建，复杂门展现出总体上较低的物理电容，更多的信号被限制到内部结点，减少了重负载输出结点，但复杂电路慢，因此就要综合功耗与延迟做出选择。另一方面，对于实现相同功能的器件，如果内部门构造的方法不同，那么最终的功耗与延迟都不同。根据不同的数据活动性，测出每一个触发器的功耗与时延的乘积(Enei·g·elayProduct)，通过相互比较，找出最佳的选择。在器件选择时，应该看该器件用于处理器中的什么位置，通常这个位置的数据变换活动性大小怎样，从而获得最优的选择方案。3.2寄存器传输级的优化转换RTL级通常比门级可以节省更多的功耗。RTL级的转换可以在一个周期内断定电路正在计算结果的哪一部分是有用的，哪一部分是没用的操作。那些被发现是在一个时钟周期内进行无用操作的时序或组合电路会被采用的门控时钟或睡眠模式关闭。门控时钟与带使能的触发器是有区别的，使用门控时