如发现有乱码，请点击下面链接浏览原文
正文摘录:

盟年第24期总第239可编程逻辑器件低功耗技术吴琼，陈占计(西安通信学院陕西西安710106)型元。.摘要：为降低可编程逻辑器件设计中的功耗问题，必须从系统的微结构入手，采用低功耗方案降低系统的功耗。首先岔绍功耗产生的原因，并通过门控技术、器件选择、寄存器传输级的优化转换和门级低功耗优化技术4个方面，阐述了如何在逻辑层面上进行低功耗设计的基本思想和主要技术。关键词：低功耗；逻辑层面；门控技术；可编程逻辑器件中图分类号：TN402文献标识码：B文章编号：1004—373X(2006)24一019一03TheLow——powerDesignofProgrammableLogicalComponentwUQiong.CHENZhanji(Xi’anCommunicationInstitute，Xi’an，710106，China)Abstract：InordertOreducethepowerlossproblemindesigningtheprogrammable10gicalcomponent，wehavet0startiromanaiyzingthemlcrostructureofasystem，andthenadoptanewapproachtOreducethepowerlosssoastos01vethesameproblemmthesystempower·Thispaperfirstintroducesthereasonwhypowerlossappears，thenthrou曲thefouraspectsofgate—controltechnoIogY’componentchoice，optimizingthelevelofregistertransfersandgatelowpower10sstechn010gy，thebasicprincipleandmaintechniqueconcerninghowtOdesignthelowpowerlosssystematlogicleveliselaborated.Keywords：lowpower；logiclevel；gate—controltechnology；FPGA1引言近些年，计算机处理器设计的发展是非常迅速的。其中一个明显的特征就是，随着工艺水平的提高，处理器的规模越来越大，性能越来越高，但同时功耗也明显增加，特别是随着移动设备的广泛应用，处理器的功耗问题已经成为制约新一代处理器发展的最严重问题，因此处理器的低功耗设计在最近几年里得到了学术界和工业界的关注。目前，功耗的限制已经成为微处理器设计的主要障碍。伴随着工艺水平的提高，微结构的复杂性迅速增加，时钟频率得到快速提升，系统也越来越庞大，这都导致处理器的功耗问题变得严重。在很多情况下，传统的空气冷已经不能满足需要，而要考虑液态冷却或使用致冷硬件，使得性能价格比大幅下跌。这样设计者们在一开始选择微结构的时候，就需要采用低功耗方案。2功耗的来源为了降低CMOS电路的功耗，必须知道功耗的来源，在晶体管级，CMOS电路中功耗的分布可以分为2部分，由漏电和其他静态电流导致的静态分布和由短路电流和对负载电容充放电引起的动态分布。这2部分中共有3种最主要的消耗：跳变损失(switchingloss)，短路损失(shortcircuitloss)和漏电损失(1eakageloss)。收稿日期：2006—07—242.1跳变损失跳变损失是由电容的充放电引起的，这部分产生的功耗在整个电路中占控制地位，在现在的工艺下(O.25肛m或0.18弘m)，大约占总功耗的70％～80％。图1表示对于一个最简单的反向器电路由于跳变产生损失的全过程，其中c代表所有不同的电容0’。-LY÷————}(a)输入波形J，向。(b)充电(c)放电图1反向器跳变损失的全过程考虑输入信号在一个完整的时钟周期内出现2次变换的情况，如图(a)所示。当输入信号由1变为0时，一个电流／cha~产生，并对电容C充电，如图1(b)所示，他所需要的能量E一(VDD。(V。。是供应电压)。由于电流j。h盯的流动，一半的能量流过PMOS晶体管被耗散掉，而另一半就存储在电容C中。当输入信号又由0变成l时，一个电流j“产生，电容C放电，如图1(c)。前面存储在电容中的能量流过NMOS晶体管而被消耗掉，此时供应电压并没有传来新的能量。所以，一个信号输出变换的平均能量为：E。，。一(CyDD。)×1／2(1)如果用”表示一个周期内平均电容充放电的次数，厂是操作频率，那么功耗可以表示为：W。，。一(列rCVDD。)×1／2(2)19