如发现有乱码，请点击下面链接浏览原文
正文摘录:

王玉涛等：基于FPGA的DSP链路口通信及数据转换的设计与实现基于FPGA的DSP链路口通信及数据转换的设计与实现王玉涛，赵永波(西安电子科技大学雷达信号处理重点实验室陕西西安710071)摘要：用FPGA设计并实现了与DSP链路口的通信，同时进行了数据格式的转换。该设计是基于Altera公司的cyclone芯片，能很好地与AD公司TSl01型DSP芯片的链路口进行数据传输。该设计已成功应用于信号处理机中。关键词：数字信号处理；链路口；FPGA；DSP中图分类号：TNgll.72文献标识码：B文章编号：1004—373X(2006)23—056—03FPGA—basedDesignandImplementofCommunicationsbetweenFPGAandDSP’SLink—PortWANGYutao，ZHAOYongbo(NauonalKeylJabofRadarSignalProcessing，XidianUniversity，Xi’an，710071，China)Abstract：CommunicationsbetweenFPGAandDSP’Slink—portisproposedandimplemented，anddatastreamistransformed.ImplementedonAltera’ScycloneseriesFPGA，thisdesignperformswellonADTSl01DSP.Thedesignhasbeenap—pliedtOadigitalsignalprocessorsuccessfully.TheproblemsthatshouldbepaidgreatintentiontOincommunicationsofDSP’slink—portarediscussedintheend.Keywords：digitalsignalprocess；link—port；FPGA；DSP1引言随着数字信号处理技术的发展，数字信号处理在很多领域得到广泛应用，在很多情况下，由于要求对信号进行实时处理，并且实现新算法的计算量和数据传输量不断的增加。这种趋势下，一方面，实现方法不断优化；而另一方面，硬件性能也不断提高。AD公司推出的TigerSHARC系列的TSl01型高性能浮点DSP芯片，有2套运算核，最高频率可达到300MHz，内部有3套128位的总线，每个周期可以执行多达4条指令，利用双核能在单周期完成6个浮点运算或24个]6b定点运算。并且链路口的应用得到了越来越广泛的重视。充分有效地利用链路口进行数据传输，可有效缓解大数据量的数据传输。本文着重讨论TSl01的链路口用法，以及用Altera公司的cyclone型的FPGA，把32MHz的串行数据转换为并行通过链路口送给DSP，和把DSP通过链路口送出的37.5MHz并行数据转换成并行送出。2TSl01链路口的特点TSl01的链路口为处理器内部或外部的数据传输提供了一个快速，独立的通信机制。他通信协议比较简单，并且具有较高的数据传输率。TSl01片上有4个链路口，每个链路口都由8位双向收稿日期：2006—0710数据线(I，xDATE7：oJ)和另外3根控制线构成。一根是链路z时钟j应答输入(I.xCI.KIN)，一根是链路32时钟／应答输出(I。xCI，KOUT)，一根是链路z方向(I。xDIR)。I。xCI.KIN是输入引脚，链路口接收时用作时钟输入，链路口发送时用作应答。I。xCI。KOUT是输出引脚，链路口发送时用作时钟输出，链路口接收时作为应答信号。I.xDIR是输出引脚，为1时链路口为输出，为0时链路口为输入。在数据传输中，在链路口时钟的上升沿和下降沿都对数据进行锁存与驱动。且其时钟可配置为1／2核时钟、1／8核时钟、l／4核时钟、1／8核时钟。3链路口与FPGA的连接图1说明了TSl01与FPGA进行连接的顶层模块框图。其时序关系分别如图2，图3所示。LxCLIII~[由fP￡a蛤出L{CLK01ff(由d‘P蛤出LBAIA“l位数据JLxⅡIR(i辅出端1LxCLKlNLxDATAr7O~itjTSl[J1SI’日链踏IlLxCLO【JT图1FPGA顶层框图I__III'--图2DSP向FPGA传输数据时序图