如发现有乱码，请点击下面链接浏览原文
正文摘录:

黄凯：基于电源、地桥的电源网络布线后优化基于电源、地桥的电源网络布线后优化黄凯(东南大学江苏南京210096)摘要：随着集成电路规模的不断增大，电源网络的重要性日趋显著，电源网络的分布直接影响芯片的电压降(IR—drop)。一种布线后通过在空闲处插入电源桥和地桥的方法，可以在不增加芯片面积的情况下，改善IR—drop效应。实验结果表明在芯片布局利用率不高的情况下(70～75％)，该方法可以使IR—drop得到明显的优化。关键词：IR—drop；SoC；电源网络；P／Gbridge中图分类号：TN492文献标识码：B文章编号：1004—373X(2006)23—054—02AMethodtoOptimizetheIR—dropDistributedbyP／GBridgeHUAN(；Kai(SoutheastUniversity，Naniing.210096.China)Abstract：AsthecomplexityofICarchitecturekeepsincreasing，thePGnetworkplaysmoreandmoreimportantroleinde～signs.ThePGnetworkcanaffectthedistributionofIR—droponchipsdirectly.intheEDAtoolssuchasAstro，PGbridgescanbeaddedtoimprovetheIR—dropdistribution.Asreportedbyexperiments，withthecoreutilizationbetween70％and75％，thismethodcanimprovetheIR—dropdistributionexplicitlyandcauseDOincreaseofthechiparea.Keywords：IR—drop；SoC；powersupplynetwork；P／Gbridge1引言随着集成电路工艺的不断进步，电源完整性已经成为一个重要的课题，其中的一个重要的组成部分就是IR—drop。特别是在深亚微米领域，更细的金属线会导致更大的线电阻进而造成更严重的IR—drop。过大的IR—drop会降低CM()S器件的驱动能力，进而会造成器件延时的增加以及串扰效应的恶化，文献[1]提出5％的IR—drop会导致15％额外的器件延时。而在0.18“m和更精细的工艺下，有79％的集成电路设计会遇到电源设计问题0j。电源网络的优化设计‘已经成为SoC设计成功与否的关键因素之一。芯片级的电源网络规划主要包括芯片外围的电源环(PowerRing)，芯片内部在标准单元间穿过的电源带(PowerStraps)，以及P／G网络连接到每一个标准单元上的电源线(PowerRails)。IR—drop效应往往在rails上恶化，设计者通常的解决方案是增加标准单元问电源带的数目，同时增加其宽度。这些工作在布局阶段完成.可以在很大程度上改善芯片IRdrop效应。但是该方法存在以下不足：(1)改善IRdrop需要增加电源线的宽度和数目.以增加芯片面积为代价；(2)一旦发现IRdrop不满足要求必须重新回到布局收稿日期：2006—09—05基金项目：多媒体系统芯片架构设计研究高等学校博士学科点专项科研基金(20050286040)54阶段重新规划电源网络，延长了设计的周期。这里介绍一种加入P／G桥的方法，提高了标准单元内部电源网络的密度。由于采用统一的P／G桥插入算法，易于实现。由于P／G桥的插入在布线之后进行，几乎不影响设计周期，同时充分利用了芯片的布线资源，不会增加芯片的面积。2基本概念IR—drop是指出现在电源和地网络上电压下降的一种现象。随着半导体工艺的演进，金属互连线的宽度越来越窄，导致他的电阻值上升，所以在整个芯片范围内将存在一定的IRdrop。IR—drop的大小取决于从电源I()到所计算的逻辑门单元之间的等效电阻的大小，如图1所示。图1IR—drop原理图当芯片有开关动作时，假设逻辑门单元G，的电源PAD处的电压为V0，，G，所消耗的电流为J，安培，而其他逻辑门单元的电流都为0，电流14通过电源网格从外部电源流向(一。那幺逻辑门单元G，处的Vnn上的IR—drop为：IR—drop“一I。×(Rll+Rl2+Rl3+R11)如果将两个节点之间的电源网络上加上P／G桥就等于给