如发现有乱码，请点击下面链接浏览原文
正文摘录:

丁丽娜等：从混沌序列模型的生成到混渣壁到塑至童件的具体实现过程，可以选择让【)St’Builder自动调用QuartusII等EDA软件，完成综合(Synt}lesis)、网表(AT一()MNet。list)生成和QuartusII适配，甚至在Matlab中完成FPGA的配置下载过程。这里使用的是QuartdsII自带的仿真器并采用手动流程。在手动流程中，设计者可以灵活地指定综合、适配条件。不过，需要手动地调用VHDI。综合器进行综合，调用QuartusII进行适配，调用ModelSim或者QuartusII进行仿真，最后用QuartusII产生相应的编程文件用于FP—GA的配置。在【)St’Builder设计流程的最后一步，可以在[)SF’Builtler中直接下载到FPGA用户开发板上，或者通过Qu—artusII完成硬件的下载及测试。3在QuartusII环境下对输出序列进行下载(1)将在[)SF’Builder环境下形成的工程文件调入到QuartusII环境下。(2)由于在I)SPBuilder环境下已经执行了编译、综合等过程，这里就直接在QuartusII环境下生成模型的仿真图形，见图2。图2Qll}IrtusII下混沌序列的仿真图形(3)在QuartusII环境下，对工程文件进行下载(到S()C／S(JPC实验开发系统中)，设置时钟引脚为180。41693A逻辑分析仪4.1逻辑分析仪简介安捷伦1693A逻辑分析仪能够对设备进行检查和测量。他的基本工作原理，是通过他的多路的先入先出随机存储器(亦即移位寄存器)，在设定的条件下快速写入被测信息，再以慢速读出，经处理后在显示器上显示被测脉冲逻辑定时关系和状态关系。可以选择各种形状、采样速率、内存深度、通道数量和专用分析工具，创建可以满足特定调试需求的解决方案。该仪器有三种触发设置模式，即快速、简易和高级触发模式。这些设置可直接用做单独的触发事件，电可以将其嵌入到复杂的触发序列中。随着逻辑设计复杂性的不断增加，在计算机上以软件方式的仿真测试变得更加耗费时间，而不断需要重复进行的硬件系统的测试同样变得更为困难。为了解决这些问题，没计者可以将一种高效的硬件测试手段和传统的系统测试方法结合米究成。这就是逻辑分析仪的使用。424.2用逻辑分析仪进行混沌序列的输出显示(1)总线j信号设置总线j信号标签可以通过菜单栏的Setup＞Bus／Signa访问。他用来分配接口中总线或是信号的名称给P()D剪是一些探头通道。也可以使用总线／信号标签来设置门陈电压，极性，数字基或是输入用户口令。这里由于实验雒系统的门限电压为1.25V，所以需要设置逻辑分析的门阼电压也为1.25V。总线信号设置如图3所示。BⅥ￡日s，s0弘“‘S∞011n0En。k…㈦目d；。dt…h～l；myi生!!竺型l璺j劁ll怛1.,.1i铀。嗣Ⅱ咐-H柚*I2：：淼1wm“I————J世塑地些d~—SS—TL—2———_J—IJ瞄酷…，-一”…--s。一-c*I鼷盈疆鳓c岭陋】.吲4，，，，图3总线／信号设置(2)选择状态分析器及采样设置本测量中要用到同步采样模式，具体操作步骤如下：从菜单栏中选择Setup＞Timing／State(Sampling选项。采样设置对话框中，选择State—Sync[1ronotlsSampling选项。在状态一同步采样模式下，可以配置时钟类型和所需的时钟限定。设置存储深度为512k和触发位置50％采用主时钟模式是当信号与定义的时钟匹配发生时才舜目标系统进行采样的，这样要使其与在下载过程中的实裂开发系统的时钟(180引脚)相等，如图4。T。‘‘qkm…j“dTr，一Mt…％‘。…、”…唧『+蚓氅.，匿……“……f=：”L墨{上扯，【图4同步采样模式(3)由逻辑分析仪输出的混沌序列如图5所示。5结语图5逻辑分析仪输出的混沌序列图本文着重讲述了利用FPGA技术实现混沌输出序列杉型的方法并讲解了对其进行下载和观察的一系列方法。谚