如发现有乱码，请点击下面链接浏览原文
正文摘录:

《现代电子技术》2006年第23期总第238期》通信与信息技术司的2”个连续的等分区间。转换值落在量化函数的相应区间则分别得到O或1。由于混沌信号上(”)具有良好的随机统计特性，这样所量化后的序列流s(n)在理论上具有均衡的O一1比和白相关等优良的统计特性。在I。orenz混沌序列电路设计中选用【)SPBuilder器件库中加法器、延时器、乘法器、放大器、数据选择器，数字积分器自行定制并通过验证，初始值的设置利用数据选择器完成。量化电路利用筒型移位寄存器和抽取型位选择器构成，此简单电路完成其量化功能是该电路设计的一个特点。其原理如下：首先利用自行设计的数字积分器和【)St’Buil&：r器件库器件构成I。orenz混沌方程，为达到硬件电路简化目的，使变量的函数值控制在[O，1]范围内，先将混沌输出信号T(”)，y(”)，z(”)，转换成Iz(”)f，ly(”)l，lz(”)}信号，再将其信号压缩到[o，1]区间。采样值x一{z(”)l“一0，1，2，…，z(n)∈[o，1]}，根据量化函数公式得知量化后序列值为S一{s(”)l”一O，1，2，…，s(”)∈{0，1}}，量化单位△一l／2…，其中m为任意正整数，量化区间为[041△)U[1△24)U[2434)……U[(2…一1)△2“△]，取是一O，1，2，…，2…一l，这样量化函数公式可以由下式实现。s(n)一fo，T(”’∈[。尬‘。是+’’剑(3)s(n)一J(3)11，z(”)∈[(2忌+1)△(2忌+2)△J为使电路易于实现，公式(3)进行线性变换：s(”)一』o，。…z‘”’∈[。是(。是+’”(4)s‘”j一』L4，＼1，2”z(”)∈[(2是+1)(2是+2)J即量化单位△一1，整个量化区间为[O1)U[12)U[23)…U[(2…一1)2…]，这样可利用2…z(”)乘积整数位来确定量化区间，根据其乘积整数位个位的奇偶性来确定序列输出为0或1，这样硬件电路只需要移位寄存器完成2…z(”)功能，位抽取器完成个位奇偶判断功能，即能产生输出序列，使其电路大为简化。其电路框图分别如图1所示。本电路模型是利用美国Altera公司的【)St’Builder工具进行设计并基于FPGA技术实现的。I)SF’Builder是一个系统级(或算法级)设计工具，他架构在多个软件工具之上。并把系统级和RTI。级两个设计领域的设计工具连接起来，最大程度地发挥了两种工具的优势。DSPBuildei。依赖于Mathworks公司的数学分析工具Matlab／Simu—link，以SimLflink的Bit)ckset出现，可以在SimLdink中进行图形化设计和仿真，同时又通过SignalCompiler可以把Matlab／Sireulink的设计文件(.mdl)转换成相应的硬件描述语言VHDI。设计文件(.vhd)，以及用于控制综合与编译的TCI。脚本。而对后者的处理可以由FPGA／CPI。D开发工具QuartusII来完成。由于在FPGA上设计一个I=)SF’模块的复杂性，设计的性能(包括面积、速度、可靠性、设计周期)对于不同的应用目标将有不同的要求，涉及的软件工具也不仅仅是Sim—ulink和QuartusII，【)SPBuilder针对不同情况提供了两套设计流程，即手动流程和自动流程。I=)SPBuilder设计流程的第一步是在Matlab／Sireulink中进行设计输入，即在Matlab的Simulink环境中建立一个mdl模型文件，用图形方式调用Alterar)St’Bui[del‘和其他Simulink库中的图形模块(BI()ck)，构成系统级或算法级设计框图(或称Simulink设计模型)。第二步是利用Simulink强大的图形化仿真、分析功能，分析此设计模型的正确性，完成模型仿真。在这两步中，与一般的MatlabSimulink建模过程几乎没有什么区别，所不同的是设计模型库采用AlteraI)SI’Builder的Simulink库，也不涉及到其他EDA软件，没有自动流程和手动流程的区别。第三步是DsPBuilder设计实现的关键一步，通过Sig—nalC()mpile、r把NmulirLk的模型文件(后缀为.mdl)转化成通用的硬件描述语言VHDI。文件(后缀为.vhd)。由于EDA工具软件(如QuartusII，M()delSim)不能直接处理Matlab的.n·dl文件，这就需要一个转换过程。转换获得的HDI。文件是基于RTI。级(寄存器传输级)的VHDI.描述。在接下来的几个步骤是对以上设计产生的VHDI。的RTI.代码和仿真文件进行综合、编译适配以及仿真。为了针对不同用户的设计目的和设计要求，DsPBuilder提供了两种不同的设计流程，主要可以分为自动流程和手动流程。如果采用I)St，Bui.1dm’的自动流程，几乎可以忽略硬图1I。orenz序列电路框图