如发现有乱码，请点击下面链接浏览原文
正文摘录:

杨国庆：基于FPGA动态显示乐曲演奏器片上系统的分析与设计ENTITYSoeakerISPORT(CK4MHZ：INSTDLOGIC；YINFU：ININTEGERRANGEOTO21；SP：0UTSTDL()GIC)；EN[)Speaker：ARCHITECTUREcnt0FS!oeakerISSIGNALcount：INTEGER：一O；SIGNALF，TW0：sTDLOGIC；BE(jINPR0(“ESS(YINF?U，CK4MHZ)BE(jIN’IF((；K4MHZ’EVENTANDCK4MHZ一’1’)THENIF(YINFU—O)THENF＜一’O’；ELSIF(YINFU一1)T}tENcount＜一count+1；IF(count＜764：4)THENF＜一’O’；ELSEF＜一’1’；count＜一O；EN[)IF0ELSIF’(YINFlU一2)THENcount＜一count+1；IF(count＜6810)THENF＜一’O’；ELSEF＜一’1’；count＜一O；ENr)IF：ELSIF(YINFlU一21)THENcount＜一count+1；IF(count＜1012)THENF＜一’O’；ELSEF＜一’1’；count＜一O；ENl-)IF：EN[)IF：ENDIF；EN[)PR()CESS；PR()CESS(F)BEGINIF(F’EV’ENTANDF一’1’)T}tEN输出之前二分频TWO＜一NOTTW0；EN[)IF：SP＜一TW0：ENDPR()CESS；ENDcnt；同时图3中Yinfu模块为乐曲音符编码输出模块，产生乐曲所需要的全部节拍和对应的音符编码，本文乐曲《奉献》中开头一段简谱共有139个1／4节拍，按照节拍利用计数器循环计数输出乐曲音符编码，计数脉冲频率为4Hz，以达到乐曲连续播放的目的。Disp模块为动态音符音调显示模块，根据动态输出的编码来显示动态播放中的高、中、低音调及音符。Disp模块VHDL源程序从略，Yinfu模块VHDL源程序设计如下：LIBRARYIEEE：LJSEIEEE.STDLOGIC1164.ALL；ENTITYyinfuISPORT(CK4HZ：INSTDLOGIC；YF：0UTINTEGERRANGEOT021)；ENI)yinfu；ARCHITECTURENA：ME0FyinfuISSI(；NALCOUNT：INTEGER：一O；BEGINPR()(2ESS(ck4HZ)BEGINIF(ck4HZ’EVENTANDck4HZ一’1’)THENIF(COUNT＜139)THENCOUNT＜一COUNT+1；ELSECOUNT＜一O；ENI)IF：ENDIF；ENI)PR()CESS；PR()CESS(COUNT)BE(；INCASECOUNTISWHENOO一＞YF＜一15；WH：EN01一＞YF＜一15；WH。EN02一＞YF＜一15：WHE：N03一＞YF＜一15；WH：EN04一＞YF＜一17；WHEN05一＞YF＜一17：WHEN138一＞YF＜一12：WHEN139一＞YF＜一12；WI_tEN0TH。ERS一＞NULL；ENI)(2ASE：ENDPRO(“ESS：ENDNAME：4基于FPGA片上系统硬件测试与实现设计目标器件选用美国ALTERA公司Cyclone系列FPGA器件中的EPlC3T144C8芯片，通过EDA开发工具QuartusⅡ对各个模块的VHDI。源程序及顶层电路进行编译、逻辑综合，电路的纠错、验证、自动布局布线及仿真等各种测试工作，最终将设计编译的数据下载到芯片中，经实际电路测试验证，达到了设计的要求。成功完成了动态显示乐曲演奏器在一个FPGA芯片上实现片上系统的硬件测试，该电路能自动从头开始循环演奏，也可随时起停，并能动态实时显示演奏的音符和音调。这种基于FPGA片上系统的动态显示乐曲发生器设计与实现，不仅通过VHDL层次化和模块化设计方法，同时采用音符编码的设计思想，更好的优化了乐曲演奏数字电路的设计，在此基础上不必变化顶层文件架构可随意变更或增加任何乐曲，有效地缩短了产品开发周期、减少了设计芯片的数量、缩小了体积、降低了功耗、提高了设计的灵活性、可靠性和可扩展性。参考文献[1]徐欣，于红旗.基于FPGA的嵌入式系统设计[M].北京：机械工业出版社，2005.[2]雷维莫.实用简谱读法[M].重庆：西南师范大学出版社，1996.[3]郭培源.基于FPGA芯片的音乐存储与回放系统实现[J].北京工商大学学报，2004，22(6)：18—21.[4]褚振勇，翁木云.FPGA设计及应用[M].西安：西安电子科技大学出版社，2002.作者简介杨国庆男1974年出生，宁夏隆德人，讲师。现从事计算机控制、楼宇自控及电气自动化方面的教学、实验研究。164