如发现有乱码，请点击下面链接浏览原文
正文摘录:

第5期毛泽安，等：FPGA的2种串行下载模式的数据文件可以用文本文件打开观察，图4所示是x(]2S50型号FPGA的VHDL程序转换得到的％.mcs格式的数据文件.：020008040000FA：l0000000FFFFFFFF5599AR660CO00180900000E089：10尊81尊口口删：8晷孽68B马舟口番秘嘲}制量c8gnI.BeB0口1FC8J|3D：100020800C~00380~00000000C000“1800009009024：100038000C0001180000000000C0001900000008023：104000000000000000000000090000000000000010：1010EOOOOOOOOOOOOCO00480000000A~OC00058042：1010F000000000000C000080000H?SA0000000083：0Ctl000000000000600006000000000111[3：00000001FF图4VHDL程序转换得到的$.mcs格式的数据文件2.2串行从模式下载方式在串行从模式下，由外部时钟信号来驱动FP—GA的ccLK管脚，可以直接由下载线的输出时钟信号驱动或者是另一片主模式下的FPGA的CcLK输出时钟信号驱动.而其数据流源也可以由下载电缆的数据输出端的输出信号提供或者是另一片主模式下的FPGA的I)out数据输出管脚的输出信号提供.串口模式的配置数据流必须在(；CI.K的上升沿到达之前在DIN管脚上有效，才能正确地装载一个比特位数据.输入的数据流在内部延时0.5个(；CI。K时钟周期后从D0uT管脚输出，即D0uT管脚的输出数据是在CCLK的下降沿变化的，它可以为另一片从模式下的FPGA提供数据流源.串行从模式下载的硬件电路连接如图5所示.TDlTMS’rCKTD0=图5串行从模式下载方式的电路连接串口从模式下载方式中，数据流是以*.bit格式的数据文件传送，图6所示是x(；2S50型号FPGA的VHDL程序转换得到的*.bit格式的数据文件‘。一引.雅秘§l聃聊謦F§IFFllFFI鼻Ff§聃黯晷161驺髓啪9186f657778697≈2E6c6364蚰62朝聃3273000020353口747131343I明63明舶323839352fe#嘲938362『3231蛐64口a静31373032353n35000Pt039§965明8111舵ffffffff6099556639聃蛐58驰88。1朋∞明日739尊168引明髓明船3口∞拍68们2e鲥船8e3F2D3e髓00射e0船拍船3口明987§8e8I孽1柏柏明静39蛐28B1柏聃¨柏3888§髓口∞88e1柏船朋们3a口8埔聃59明3f聃明啪明I123B蛐蛐驰艄明朋明∞帅蛐帅明柏明图6VHDL程序转换得到的t.bit格式的数据文件3结束语比较以上2种串行下载模式：串行主模式下，首先在PC机上用Foundation对FPGA的VHDL程序进行编译执行，然后生成t.rues格式的数据文件，并把数据装载到PR()M中保存，此时系统电路板就可以脱机运行，一上电FPGA直接由PR()M装载数据，装载完之后：FPGA就可以正常工作了，但是它需要二次装载，当FPGA的程序要反复修改变动时，串口主模式下载方式就显的繁琐、不方便；而串行从模式下，特别是在系统电路板调试初期，FPGA中VHDL程序需要反复不断的修改，这就需要在Pc机上用Foundation对其VHDL程序进行修改，重编译，然后生成*.bit格式的数据文件，并对FPGA进行数据装载.因此在F'PGA的程序调试阶段，使用串口从模式下载方式更加方便、省时，不需要二次装载，但FPGA掉电数据就会消失，故从模式下掉电后，再上电时需用外部控制器件对其再下载；而主模式下掉电后，FPGA会自动引导PR()M存储器对其数据再装载.参考文献：[1]李广军，孟宪元.可编程ASI(：设计及应用[M].成都：电子科技大学出版社，2000.[2]潘松，黄继业.EDA技术实用教程[M].北京：科学出版社，2002.[3]曾繁泰，陈美金.VHDL程序设计[M].北京：清华大学出版社，2001.[4]任晓东，文博.cPLD／FPGA高级应用指南[M].北京：电子工业出版社，2003.[责任编辑：马兰兰]