如发现有乱码， 请直接从这里浏览原文
正文摘录:

杜培明：基于FPGA的动态信号产生器设计基于FPGA动态信号产生器设计杜培明(解放军63717部队山西吕凉033613)摘要：主要介绍了研制动态5MHz信号产生器的背景及利用FPGA实现动态5MHz信号产生器的原理和方法。介、绍了所应用的DDS基本原理，说明了信号发生器的内部结构和软件流程。给出了信号产生器关键参数的计算方法。简要介绍了器件选择依据，最后给出了仿真波形。通过试验，验证设计达到了预期目的，充分显示了DDS与FPGA相结合的好处。关键词：DDS；FPGA；动态信号；信号源中图分类号：TN76文献标识码：B文章编号：】004—373X(2006)17—078—03DesignofDynamicSignalGeneratorBasedonFPGADUPeiming(PLA63717Troops.I。vliang.0336l3，China)Abstract：Thispaperchieflypresentsthebackgroundofdevelopmentofdynamic5MHzsignalgeneratorandtheprincipleandmethodofthedynamic5MHzsignalgeneratorbyusingFPGAchip.ItalsopresentsthetheoryofDDSandtheinnerstruc—tureandsoftwareflowofthegenerator.Itintroducesthewayofcalculationofmainparametersofthesignalgenerator.Italsointroduceshowtoselectdevices，andprovidesthesimulationwave.Theexperimentprovesthatthedesignisright，alsoshowstheadvantageofthecombinationDDSwithFPGA.Keywords：DDS；FPGA；dynamicsignal；signalsource1背景信号源作为现代电子产品中的重要一员，必须满足高精度、高速度、高分辨率等要求。作为检查高精度雷达设备的动态信号源更需要满足这些要求。雷达测量设备在日常维护保养中，由于没有也不可能用跟踪动态目标来完成设备性能的检查，所以都是用信号源产生信号进行检查，而信号源无法模拟实际动态信号，因此在多数情况下无法准确地检查设备的动态性能。本文研究并实现了基于FPGA(FieldProgrammableGateArray)的智能动态信号源，采用了DDS(DirectDigitalSynthesis)技术。FPGA与DDS相结合的方案显示出很多突出的优点：高频率分辨率；超宽的频率范围；能实现各种调制波和任意波形的产生；关键部分易于实现全数字化。2DDS原理及理论分析2.1DDS原理DDS即“直接数字频率合成”，是一种较新颖的频率合成技术，经过几年的发展，现在已经成熟，应用非常广泛。这种技术的基本原理是使用高稳定的参考时钟源来量化抽样时间间隔，直接对要产生信号进行抽样、量化和信号映射，然后经过D／A转换和低通滤波，输出需要的模拟信号。其原理如图1所示。通常情况下累加器的位数一般都比较高，以获取高的收稿日期：2006—03—2178频率和相位分辨率，但考虑到如下两个原因，一般函数发生器只用N位累加器中的高M位，而舍去其低位：一是函数发生器(波形存储器)的RAM的存储容量有限；二是由于数／模转换的精度限制和外界干扰的影响，随着位数的增加，其输出的幅度值的分辨率无法随之无限制地增加。输入频控码至丁兀时钟上图1DDS原理框图2.2理论分析2.2.1DDS输出频率表达式f为参考时钟频率，r一1／f；fo为输出频率，To一1／Jo；正为频率控制字，即相位增量。设累加器的长度为N位，函数发生器产生一个周期正弦波输出是M位(N位中的最高M位，M＜N)。则2”与360。对应，因而M位中的MSB(最高有效位)相当于180。；M位中的LSB(最低有效位)相当于(相位分辨率)：360。／2”(1)同样，N位中的I。SB相当于2n／2“弧度。该360。／2“弧度就是最小的相位增量。于是，忌值对应的相位增量就是是*2n／2“弧度。这样，完成一个周期的正弦波输出需要经过2n／(k*2n／2“)个参考时钟周期，即2“／k个周期。因此，可以得到输出频率的周期为：0N＼／TF，一三二≥上(2)