如发现有乱码， 请直接从这里浏览原文
正文摘录:

尹吉伦等：基于DSP的圜鳖量旦里坚遄土2DSP与R’rL8019AS接口连接设计DSPTMS320C5402是TI公司开发的一款高性能、低功耗的数字信号处理器。有32k的片内RAM，4k的片内R()M，同时片上还有2个串口、1个并口、20个地址引脚、64k字的I／()空间。C5402的总线电平为3.3V，与RTI。8019AS相联接时需要用到电平转换器。同时，RTI。8019AS的总线接口与ISA总线兼容，但是不能与C5402的外部总线直接接口，还需要进行一些简单的逻辑变换。下面介绍C5402与RTI。8019AS的连接。中断引脚INT7～O当RTI，8019产生中断时只有其中一个引脚被选择反映中断请求，其他中断引脚处于三态。RTI。8019同时也用这些引脚作为输入引脚监控ISA总线上的相应中断的实际状态。中断的结果被记录在寄存器INTR上。虽然RTI.8019AS有7个中断输出，但只要从中选择一个送往C5402的外部中断输入口就可以了。RTL8019的INT0通过FPGA连接到DSP的中断引脚INT2上，同时达到电平转换的目的。IOCSl6B采用电阻值为10kQ的电阻上拉该引脚，复位时引脚为高电平，选择数据总线为16位模式。地址总线RTI.8019AS的20根地址线主要是为了读／写自举ROM，对于I／O端口寻址来说只要16根地址线就足够了。因此将DSP的地址总线AO～A13与RTL8019AS的地址总线SA0SAl3直接相连，DSP的地址总线A14～A15与RTI。8019AS的地址总线SAl4～SAl5通过FPGA内部相连，这样便于译码设计，而SAl6~SAl9全部接地。将RTI，8019AS的AEN引脚接到FPGA上便于译码设计。这部分是DSP的地址总线驱动RTI。8019的地址总线，因为CMOS电平可以驱动TTI一电平所以不用加电平转换芯片。数据总线DSP的数据总线DO～D15与RTI。8019AS的数据总线SD0～SDl5通过电平转换芯片SN74I。VTl6245A后相互连接。以达到CMOS电平和TTI。电平的相互转换。读／写控制C5402的i／oEl控制信号IS，IOSTRB，R／W等信号经过FPGA译码后与RTI。8019AS的IOR，I()w连接。另外，将SMEMR和SMEMW引脚接高电平，屏蔽了远程自举加载功能。初始化配置用跳线器来指定RTL8019AS的I／OVl基地址、中断输出V1、介质类型，并用FPGA的一个输出信号作为RTI.8019AS的复位信号。RTI。8019AS复位结束时采样这些配置引脚，并根据引脚状态初始化其内部的配置寄存器。与传输媒质的接口RTI。8019AS可与双绞线或同轴电缆接El，在这里设计采用10BASE--T布线标准通过双绞线进行以太网通讯，而RTI。8019AS内置了10BASE—T收发器，所以网络接口的电路比较简单。外接一个双绞线驱动／接收器20F001N，内部也有2个传输变压器，TPIN±为接收线，TPOUT±为发送线，经隔离后分别与RJ一45接1=I的RX±、TX±端相连。介质选择由引脚PI。1，PI.0决定。时钟电路时钟电路通过T1，T2接口一个20MHz晶振以及2个电容，实现全双工方式。图1C5402与RTI.8019AS连接电路3软件设计RTI。8019AS片内寄存器分为NE2000寄存器组和PnP寄存器组。这里不介绍PnP寄存器组。NE2000寄存器分为4页，都映射到16个I／O端口地址上。主机通过命令寄存器(CR)中的PS0，PSI位来寻址不同的页，通过16个I／OEl地址来寻址页内寄存器。3.1芯片初始化首先要对网卡进行复位：18H～1FH共8个地址，为复位端口。对该端口地址的读或者写入任何数·都会引起网卡的复位。IO—ADDR是RTI，8019的基准地址，其全部的寄存器地址都是由他得出来的，在初始化时必须赋予他正确的基准地址值。我们在此所使用的值为0x0000。网卡复位完成之后，要对网卡的工作参数进行设置，以使网卡开始工作。voidrtl8019一Reset(void)(unsignedinti；unsignedchartemp；for(i一0；i~250；i++)；／／延时程序temP：inportb(IOADDR+0xlf)；／／读网卡的复位端口outportbb(IOADDR+Oxlf，temp)；／／写网卡的复位端口}